教学课程资源库 更多>>

关键词： 电路图纸   智能识别   目标检测   计算机视觉   卷积神经网络  

摘要： 随着各种工业制图软件的大规模普及,电网企业已经积累了大量的电路工程图纸。但是大量电路工程图纸也造成了数据处理方面的困难,特别是电网图纸数据的一致性、准确性和及时性等问题。因此,实现电力图纸的数字化和信息化,方便电网工作人员在使用过程中进行图纸的检索和提取就成为迫切需要攻克的技术难关。为了解决这些问题,本文详细分析了电力图纸的成像特点和固定规律,总结了图纸识别的影响因素。在此基础上,采用基于卷积神经网络的检测和识别框架对图纸进行准确识别,提高了电力图纸识别算法性能。本文的主要研究工作如下:(1)建立用于电路图纸识别的专用数据集。针对电路图纸数据匮乏,图纸识别任务难以开展学习的问题,首先搜集来源于厂站的真实数据,其次对数据进行筛选,保证数据的丰富度,然后采取人工标注的手段对数据进行标注,完成高质量的电路图纸数据集构建,为后续开展文字识别和图元识别任务奠定基础。(2)提出基于全卷积单阶段目标检测算法(Fully Convolutional One-Stage,FCOS)的深度学习光学字符识别(Optical Character Recognition,OCR)方法。针对电路图纸中存在的文字标注,将深度学习与OCR技术进行结合,采用目标检测的经典无需锚框(anchor-free)算法FCOS,对数据预处理和扩增后的电力图纸进行文字识别,从而替换传统的手动方法,准确判断电力图纸中文本的类别及位置信息,并根据相应位置文本信息自动识别文本内容。(3)提出基于YOLOv5算法的电路图纸图元识别技术。结合前述工作,使用训练好OCR模型将电力图纸中的文本标签数据提取出来,使图纸仅保留设备和电路信息。同时本文对YOLOv5模型进行改进,保留YOLOv5识别模型速度快,效果好等特点。针对电力图纸尺寸不一致,统一缩小图纸会导致部分设备识别失败的问题,采取滑动窗口切分方案,将一张图纸切分成多张图片进行训练,得到结果后再进行合并。实验结果表明,本文算法能够有效提高设备识别的准确率,实现对电力图纸中小型目标的设备专有化检测。(4)基于前述工作实现电路图纸识别系统。对涉及到的算法模块进行编程整合并设计出一套符合电站实际应用的识别流程架构,完成整个系统搭建与实现。经过实验测试结果分析可知,本文采用的算法以及设计的系统能够有效满足电站实际工作需求,达到预期目标,从而应用到电力系统中提高图纸数字化效率。

关键词： FPGA   单粒子缓解   动态刷新   抗辐照电路  

摘要： 由于FPGA具有低成本和高逻辑密度的优点,SRAM型FPGA在航空电子设备中大量应用。然而,高空大气环境中存在大量高能粒子,FPGA易受辐照影响发生单粒子效应,使其内部的存储的配置信息变化,导致原有电路功能失效。所以在航空电子领域,FPGA需要针对性的进行抗辐照加固,现有方法包括动态刷新和电路冗余两种,但是刷新方法大多以块为单位进行配置,不能精确修正发生错误的配置帧、修复时间长,而且需要额外的检错电路。冗余电路占用资源多,而且不能很好的应对FPGA互联线上发生的软错误,可能发生冗余失效。针对传统刷新技术和冗余技术的缺点,本文提出了细粒度动态刷新方法。首先根据动态刷新的原理,使用ICAP接口实现了FPGA配置信息的读写功能,使该电路兼具检错、纠错能力。通过对配置帧进行软错误敏感性分析,将配置帧分为关键帧、普通配置帧以及未使用配置帧,对三种配置帧设置不同的检测频率,以提高纠错速度,并根据FPGA配置帧格式和硬件结构,解算了电路模块与配置帧地址的映射关系,实现以配置帧为单位的细粒度刷新。然后,本文根据FPGA互联资源软错误的机理提出了针对故障隔离的电路方法,通过增加缓冲器、将不同功能的模块分割到不同物理地址以及添加电路约束的方法综合冗余电路,从而在不变化电路功能的前提下修改电路结构,提高冗余电路的故障屏蔽效果,并通过故障注入验证了故障屏蔽的有效性。最后,将AFDX电路在FPGA上实现,通过上述方法对AFDX电路进行了抗辐照加固,并通过故障注入验证了方法的有效性。与传统刷新方法相比本文设计的细粒度刷新电路可以将软错误恢复时间从155.4ms降低到19.2ms,减少电路的故障时间。并且可以通过故障隔离方法提高电路的故障屏蔽能力,将多模块同时失效的概率降为原来的3%。由于Xilinx 7系列芯片底层结构相同,本文提出的方法可以在Xilinx 7系列上通用,可以应用在各类航空电子设备上。

关键词： 超宽带   相控阵   数控衰减器   低附加相移   OPVG   混合衰减器  

摘要： 相控阵技术作为无线通信中的关键技术,在军事与民用领域均有广泛应用,因此其研究与设计都成为近年来的热点。同时硅基CMOS工艺的制造能力与时俱进,其集成度高、产能充沛等优势逐渐显著,也为超宽带相控阵系统的实现提供了更优的技术路径。为了提高设计效率和降低设计成本,可以采用CMOS工艺实现相控阵中的通用模块,这对其带宽和精度提出了更高的要求,以此来适应更广泛的应用场景。衰减器作为相控阵中的幅度控制单元,对补偿多通道的增益误差有着至关重要的作用,针对超宽带衰减器的高精度、低插入损耗、低附加相移进行的研究设计,对支撑超宽带相控阵技术的发展极具重要价值。 本论文将低附加相移的无源衰减器和基于可变增益放大器的有源模块相结合设计:可变增益放大器采用两级结构,第一级可变增益级以差分的带有复制晶体管的数控电流舵结构为基础,在降低附加相移的同时,增加了交叉耦合中和电容结构来实现增益提升;第二级输出级采用带有峰值电感技术与电阻负反馈结构的共源结构,进一步提升增益的同时优化输出匹配。无源模块采用π型衰减结构,为适应超宽带的相位分析需要,针对π型结构的衰减态,本文提出了一种开关晶体管的二阶近似模型,将开关晶体管的寄生效应纳入设计,并完成了理论推导和仿真验证,实现了开关晶体管和衰减电阻的协同设计,在保证衰减量的前提下,一定范围内使得附加相移可控化。最终本文设计的六位超宽带数控衰减器采用两个无源模块实现8d B和16d B的衰减位,和一个7.5d B增益控制范围的有源模块实现0.5d B的衰减步进,输入端串联的两个无源模块与有源模块的附加相移变化趋势相反,从而实现了相位补偿。同时在大功率信号输入时,无源模块先实现衰减避免可变增益放大器饱和,从而提高了线性度,降低了输出1d B压缩点的变化范围,针对OPVG这一参数有较好的优化。在此基础上采用编码器产生各模块的控制信号,增加了1位冗余位来提高衰减步进的精度。 本文基于SMIC 40 nm CMOS工艺,设计了一个C-Ku波段下的超宽带CMOS六位数控衰减器。经多次迭代和优化后的仿真结果显示,该衰减器衰减范围为31.5d B,衰减步进0.5d B,在6-18GHz的频段上,衰减态曲线波动小于3d B,插入损耗小于3d B,附加相移小于±4.7°,RMS衰减误差小于0.21d B,RMS相位误差小于3°,输出回波损耗优于12d B,1d B压缩点输入功率参考态时为-3.66d Bm,最大衰减时为24.8d Bm,1d B压缩点输出功率参考态为-7.2d Bm,最大衰减时为-7.89d Bm,两态间的变化量小于0.7d Bm,全状态OPVG小于0.37。仿真结果表明,本衰减器的功能实现较理想,能够在无线性失真情况下将大范围功率信号衰减为小范围功率信号,在6-18GHz的超宽带内实现平坦度良好的大范围衰减的前提下,取得较高的衰减精度和较低的附加相移,证明有源无源相结合的衰减器结构的优势所在,对超宽带衰减器的研究与设计具有较重要的意义。

关键词： 音频功放   上采样   滤波器   接口电路  

摘要： 随着车载音频电子技术的快速发展,人们对车载音频电子设备的声音质量要求越来越高。音频功率放大器作为车载音频电子设备中最重要的组成部分,它决定着车载音频电子设备的声音的质量,可以说一个好的车载音频电子设备必然拥有一个好的音频功率放大器。近年来,音频功放芯片的研究得到了IC设计人员的广泛关注,成为了音频电子行业的研究热点。在音频功放芯片的设计中,为保证音频功放芯片的性能。音频功放芯片需要工作在较高的时钟频率下,而通常外界音频信号的采样频率都远低于这个时钟频率。因此为了保证音频功放芯片可以正确处理外界的音频信号,需对外界输入的音频信号进行上采样处理,使其采样频率达到音频功放芯片的系统工作时钟频率。本文结合项目需求,从多速率数字信号处理原理入手,对前人所设计的上采样系统结构和插值算法深入研究。最终设计了一个使用较低资源消耗使输入信号采样率提高512倍/256倍的上采样系统。此上采样系统基于前人的多级零值内插的思想,采用FIR插值滤波器级联多项式插值器和IIR低通滤波器共同完成对输入信号的512倍/256倍上采样处理。其中FIR插值滤波器完成对输入信号的2倍上采样,多项式插值器和IIR低通滤波器共同完成对输入信号256倍上采样,共完成512倍上采样。本文通过MATLAB完成了对上采样系统各部分参数的设计,使用Verilog硬件描述语言对其进行实现,并在M odelism和MATLAB中分别完成上采样系统的功能和性能验证。最终结果表明,所设计的上采样系统以较低的资源消耗完成了对输入信号的512倍/256倍上采样,且上采样系统整体性能良好,达到了项目要求。音频功放芯片的接口电路是音频功放芯片与其他音频电子设备通信的媒介,它决定着车载音频功放芯片使用的灵活性和价值,因此对音频功放芯片接口电路的设计至关重要。本文通过对当前市面上的高端音频电子设备所使用的接口电路进行调研,并对其中最为常用的TDM接口协议和I2S接口协议进行详细介绍。之后依据TDM接口协议和I2S接口协议类似的特点,找出了将两个音频通信协议统一的方法。通过Verilo g硬件描述语言设计出了兼容TDM接口协议和I2S接口协议的接口电路。在Synops ys公司的VCS下完成接口电路的功能仿真,最终在Xilinx的FPGA开发板AC7010上完成接口电路的板级验证,最终结果表明所设计的接口电路能够同时接收外界音频电子设备依据TDM接口协议和I2S接口协议发送的最低两通路最高16通路的音频数据,极大地提高了车载音频功放芯片使用的灵活型和价值。

关键词： 双量子阱激光器   速率方程模型   增益非线性   ABC模型   等效电路   增益开关  

摘要： 半导体激光器是高速光通信系统中的重要光源,因其广泛的应用前景和巨大的开发潜力而备受关注。研究具有阈值电流低、光输出功率高、延迟响应时间短、增益开关特性好,并且可调控的双量子阱半导体激光器有非常重要的意义。半导体激光器的工艺过程比较复杂,在制作完成后再测试其性能,需要花费较大的时间和成本,而光电集成回路计算机辅助设计(OEIC CAD)技术是电子设计自动化(EDA)在光电子器件中的重要部分,其通过构建等效电路模型模拟激光器的输出特性,能够节省成本,缩短开发周期,对于设计制造半导体激光器具有重要的指导作用。本文基于SPICE的仿真工具,根据双量子阱半导体激光器速率方程,引入各种电路和器件参数,构建了可用于仿真的等效电路模型,并模拟其输出特性。研究的主要内容如下:1.从单模半导体激光器的速率方程出发,结合增益的非线性效应、载流子ABC复合模型以及双量子阱内载流子的输运现象,给出双量子阱半导体激光器的速率方程组,并将速率方程组转化为双量子阱半导体激光器的本征等效电路模型,再引入各种寄生参数之后,构成完整的双量子阱激光器等效电路模型。结果表明:对于对称双量子阱激光器,通过减小透明载流子浓度和ABC复合系数、增大微分增益系数和增益饱和系数的方式来降低阈值电流;对于非对称双量子阱激光器,通过降低QW2中的透明载流子浓度、增大QW2中的微分增益系数和增益饱和系数等方式使得非对称双量子阱中的QW1的阈值电流增大,QW2的阈值电流减小。2.基于PSpice电路仿真程序,对双量子阱激光器的等效电路进行建模。模拟了双量子阱激光器在对称双阱和非对称双阱下的输出功率和输入电流之间的关系(P-I特性)、时域特性等输出特性,探究了增益参数、外注入电流条件、寄生电路参数等对激光器输出特性的影响。结果表明:对于对称双量子阱激光器,通过增大直流偏置电流、电脉冲幅值,降低透明载流子浓度和AC复合系数,增大微分增益系数和增益饱和系数,适当降低B系数和增益压缩因子等方式,可以获得高输出功率,延迟时间较小的光脉冲。对于非对称双量子阱激光器,通过降低QW2中透明载流子浓度和增益压缩因子,增大QW2中的微分增益系数和增益饱和系数的方式使得QW2的光输出功率增大,QW1的输出功率变小,通过减小QW2中AC系数获得QW1、QW2都较高的光输出。3.通过调制双量子阱激光器等效电路模型中的载流子输运时间参数和寄生参数,研究了双量子阱间载流子隧穿与传输过程以及寄生参数对激光器脉冲输出特性的影响。结果表明:通过减小传输时间,增大隧穿时间使得对称双量子阱激光器中QW2的阈值更小且有更高的光脉冲峰值,QW1的阈值电流更大且光脉冲峰值减小。通过增大寄生电路中金属线电容和电感,减小集总电容的值可以获得脉宽较窄,峰值较高的光脉冲。

关键词： 忆阻器   等效模型   情绪   召回网络   多级泛化和分化   硬件电路  

摘要： 随着人工智能的快速发展,依照冯·诺依曼规则的传统计算机架构进入“瓶颈”时期。类脑智能作为人工智能发展中的重要分支,其发展得到越来越多科学家们的关注。目前,由软件向硬件方向的过渡已成为类脑智能发展的必经之路。忆阻器作为一种非线性的无源元件,具有体积小、能耗低、非易失性以及阻值可变等特点。忆阻器元件具有非易失性的特点,使其工作过程与生物突触的工作过程极其相似,因此忆阻器的出现有望为人工智能类脑仿生电路的硬件化发展带来新的希望。研究人员利用忆阻器的这些特点,将其广泛的应用于生物行为仿真的人工神经网络电路中。本文首先构建了一种通用型忆阻器等效电路模型,接着对忆阻器在神经网络电路中的应用进行了分析和拓展。本文的主要内容如下:针对传统忆阻器等效模型的通用性低,元件利用效率不高的问题,构建了一种通用型双曲函数忆阻器等效电路模型。构建的通用型双曲函数忆阻器等效电路模型分为磁控型和荷控型两种。对于磁控忆阻器等效电路模型,首先提出对应的数学模型,根据其数学模型构建对应的电路模型。磁控双曲函数忆阻器等效电路分为磁通信号产生和处理模块、指数电路运算模块以及除法电路模块等。结合实际应用,将通用型磁控忆阻器等效电路模型拓展到通用型荷控忆阻器等效电路模型,进一步扩大了通用型双曲函数忆阻器等效电路的应用。无论是磁控还是荷控忆阻器等效电路模型均可以通过控制电路中的开关,实现更多不同数学模型对应的忆阻器电路模型。通用型双曲函数忆阻器等效模型电路的提出,有助于更好的理解忆阻的特性,提高了忆阻等效模型的利用效率,也为忆阻器在类脑智能中的应用提供了参考。针对情绪在传统的条件反射中具有重要作用,但现有的仿生电路中情绪因素涉及较少的现象,构建了一种基于不同情绪的特征召回网络忆阻器电路。该电路包括情绪生成模块、神经元模块以及输出模块。当内部情绪信号达到情绪产生模块的阈值时,情绪产生模块会产生相应的积极或者消极情绪,产生的情绪信号和神经元模块一起对输出模块产生作用,进而对整个特征召回网络产生影响。基于不同情绪条件下的特征召回网络忆阻器电路的提出,进一步考虑内部情绪刺激对联想记忆特征召回过程产生的影响,为将来构建更加智能的基于忆阻器的仿生类脑电路提供了新思路。针对不同情绪会对条件反射中的泛化和分化过程产生不同程度影响的现象,构建了具有不同情绪影响的多级恐惧泛化和分化忆阻器神经网络电路。所构建的电路由突触模块、情绪模块、输出模块以及电压选择模块构成。情绪模块产生不同的情绪,对多级恐惧泛化和分化过程产生不同的影响。基于不同情绪影响的多级恐惧泛化和分化忆阻器电路的提出,将积极和消极情绪对恐惧泛化和分化过程产生的影响用硬件电路进行表示。最终得到积极情绪抑制恐惧泛化和分化过程,消极情绪促进恐惧泛化和分化过程的结论。该电路的提出为搭建智能仿生硬件电路提供了一定参考。本文首先构建一种通用型磁控和荷控忆阻器等效电路,在此基础上构建了具有不同情绪影响的召回忆阻器电路、基于不同情绪影响的多级恐惧泛化和分化忆阻器电路。本文关于忆阻器的研究,为将来忆阻器在神经网络电路中的发展提供了参考。

关键词： 印制电路板   有限元法   ODB++   三维几何建模   PCB板级仿真  

摘要： PCB(Print Circuit Board)作为电子设备或系统的关键部分,极其容易受到工作频率的大幅提高所引发的信号完整性(Signal Integrity,SI)、电源完整性(Power Integrity,PI)和电磁兼容(Electronmagnetic Compatibility,EMC)等问题的影响。现代电路设计方法要求在制板前对所设计的结构进行电特性分析,以此判断设计是否满足设计指标。在众多计算方法中,基于场求解器的电磁场全波仿真方法越来越多地被应用于上述问题的求解,然而高效率和高精度仿真的前提是模型的精准构建。 结合上述问题和需求,本文首先对全波数值方法中的有限元法(Finite Element Method,FEM)从基本原理、公式建立、矩阵填充与求解和并行化处理等方面进行了推导和研究。在保证与商业软件HFSS相同精度的情况下,针对PCB与封装设计中常见的传输线、过孔和键合互连结构,通过对其进行三维几何建模,研究了不同设计参数对信号传输性能的影响。 针对PCB和封装结构的三维几何建模需求,本文在研究ODB(Open Data Base)++文件格式的基础上,提出了一种将ODB++文件转换为三维几何模型的方法。同时,以不同模型复杂度的实际PCB作为验证案例,将转换后模型的每一层与ODB++Viewer导入的结果进行对比,验证了本文所提转换方法的正确性。 针对高速PCB板级的电磁特性分析需求,应用本文所提的基于ODB++文件的三维几何模型转换方法和并行有限元法对实际工程案例进行了仿真分析。首先对PCB板级高密度差分对结构的S参数进行提取并分析了它们间的耦合,将提取到的频域S参数导入时域仿真软件ADS中分析了其串扰波形,进而判断差分线对设计的合理性;接着对德州仪器的毫米波传感器评估板AWR1642BOOST进行了模型转换,为了模拟PCB上的2发4收毫米波板载天线在实际电路板上的辐射特性,将所构建的包含板载天线的层叠结构裁剪,仿真计算了天线在实际电路板中的辐射特性;最后对某14层PCB进行模型转换,构建PCB天线馈电网络中1分64路功分器件模型并对其仿真计算,分析了其在目标频点20GHz处的电磁特性。 本文的研究工作提出了一种将ODB++文件转换为三维几何模型的方法,在三维几何模型的基础上,借助并行有限元方法解决了商业软件和传统有限元方法难以仿真的高密度板级传输线S参数提取、毫米波板载天线以及多层天线馈电功分网络仿真等实际工程案例问题,对真实复杂的高密度PCB板级的电磁特性分析具有一定的借鉴意义。

关键词： Fixed Polarity Reed-Muller   逻辑电路   面积优化   多目标优化   人工蜂群算法  

摘要： 近年来,随着电子信息技术的迅速发展,人们对电子产品性能的高要求和高需求迫使集成电路的集成度越来越高。随之而来,晶体管数量的增加导致集成电路的面积和功耗等也在不断增加。电路的面积、功耗和延时优化是集成电路逻辑综合的一个重要部分。目前,集成电路优化设计大多基于AND/OR/NOT的Boolean逻辑电路,而研究表明,与之相比基于XOR/AND的固定Reed-Muller逻辑的电路在面积、功耗、可测性以及实现成本等方面更具有优势。不同极性对应着繁简不同的FPRM逻辑表达式,从而影响电路的面积、功耗和延时等性能。FPRM逻辑电路的极性优化即在极性优化空间内搜索具有最小面积、功耗和延时的最佳极性,本质上属于组合优化问题。然而,现有的FPRM逻辑电路面积优化方法大部分存在优化效率低、不适用于大规模电路等问题;现有的FPRM逻辑电路多目标优化方法大部分存在无法收敛到真实Pareto前沿等问题。针对以上问题,本文的主要工作如下:(1)基于混合自适应人工蜂群算法的FPRM逻辑电路面积优化方法针对现有算法对FPRM逻辑电路面积优化的优化效果差、算法收敛速度慢等问题,本文提出一种混合自适应人工蜂群算法(Self-adaptive Mixed Artificial Bee Colony,SMABC)。该算法在引领蜂搜索阶段引入细菌觅食算法中的细菌趋化行为,使引领蜂向靠近优秀蜜源的方向搜索,提高算法的收敛速度;对跟随蜂的选择概率进行改进使其依据种群的变化自适应改变,提高算法的全局搜索能力;对侦查蜂的转换条件进行改进,增加了侦查蜂在进化过程中的扰动幅度;且在进化过程中引入了精英保留策略以提高种群质量。此外,提出一种FPRM逻辑电路面积优化方法,利用SMABC搜索面积最小的FPRM电路,以实现FPRM逻辑电路面积优化。最后,基于MCNCBenchmark电路的实验结果表明:与基于遗传算法、基于粒子群算法和基于标准的人工蜂群算法的FPRM逻辑电路面积优化方法相比,本方法收敛速度最快且面积优化率最高为54.6%,平均优化率为 15.3%。(2)基于多策略多目标人工蜂群算法的FPRM逻辑电路面积和功耗优化方法针对FPRM逻辑电路面积和功耗的优化方法存在的收敛速度慢、不适用于中大规模电路等问题,本文提出一种多策略多目标人工蜂群算法(Multi-strategy Multi-objective Artificial Bee Colony,MMABC)。该算法提出一种引领蜂灵活觅食策略,使引领蜂的搜索灵活适应优化空间的变化,以提高算法的搜索能力;提出一种跟随蜂基因保留策略,保留了部分父代优秀基因,以提高种群的整体质量;提出一种侦察蜂高效转换策略,通过控制Limit参数的变化使侦察蜂对种群进行高效扰动,以帮助算法跳出局部最优,提高收敛速度。此外,提出一种FPRM逻辑电路面积和功耗优化方法,该方法利用MMABC搜索面积和功耗最小的FPRM电路,以实现FPRM逻辑电路面积和功耗的协同优化。最后,基于MCNC Benchmark电路的实验结果证明了该方法的有效性。实验结果表明与基于非支配排序遗传算法(NSGA-Ⅱ)、基于多目标离散粒子群(MODPSO)算法、基于改进的多目标离散粒子群算法(IMOPSO)与标准的多目标人工蜂群算法的FPRM逻辑电路面积和功耗优化方法相比,本方法收敛速度最快且面积最高优化率为89.44%,平均优化率为12.33%;功耗优化率最高为99.84%,平均优化率为31.68%。(3)基于双种群爆炸人工蜂群算法的FPRM逻辑电路面积、功耗和延时优化方法针对FPRM逻辑电路面积、功耗和延时的优化方法存在易陷入局部最优、Pareto最优解集质量低等问题,本文提出一种双目标爆炸人工蜂群算法(Duel-population Explosion Artificial Bee Colony,DEABC)。该算法提出一种双种群并行觅食策略,使引领蜂的全局搜索和侦察蜂的局部搜索结合,以提高算法的搜索效率和种群多样性;提出一种侦察蜂爆炸扰动策略,在算法陷入局部最优时快速帮助算法跳出局部最优,帮助算法找到全局最优解。此外,提出一种FPRM逻辑电路面积、功耗和延时优化方法,该方法利用DEABC搜索面积、功耗和延时最小的FPRM电路,以实现FPRM逻辑电路面积、功耗和延时的协同优化。最后,基于MCNC Benchmark电路的实验结果证明了该方法的有效性。实验结果表明与基于非支配排序遗传算法(NSGA-Ⅱ)、基于多目标离散粒子群(MODPSO)算法以及标准的多目标人工蜂群算法的FPRM逻辑电路面积、功耗和延时优化方法相比,本方法取得的面积最高优化率为56.16%,功耗优化率最高为86.67%,延时优化率最高为16.67%。

关键词： 深度学习   PCB缺陷检测   YOLOv7   注意力机制   SPD-Conv模块   YOLOv7-tiny   轻量化模型  

摘要： 随着电子信息产品制造业的快速发展,印刷电路板(Printed Circuit Board,PCB)作为电子信息产品中不可或缺的元器件,正在被广泛地应用于计算机、通信电子、消费电子、汽车电子、医疗设备、工业控制以及军事航天等领域。但在实际PCB生产过程中,由于生产技术和不确定因素的影响,其表面会产生各式各样的缺陷。因此,为了确保电子产品的质量和性能不受PCB缺陷的影响,对PCB缺陷进行精确、实时检测具有极其重要的研究意义。传统的PCB缺陷检测方法和基于机器视觉的PCB缺陷检测方法主要采用人工目测法、线上仪器检测法、功能测试法、视觉检测法,但这些方法存在效率低、成本高、精度差、速度慢、误检、漏检等问题,已经不能满足目前工业生产中高效率、高精度、实时性的检测要求。针对当前技术的不足和缺陷,本文提出了基于深度学习的PCB缺陷检测方法,并将其系统地应用于实践中。本文的主要研究工作如下:(1)PCB数据集预处理。针对当前公开的PCB缺陷数据集存在样本较少、采集状态较好、样本不够丰富等问题,会导致训练得到的算法模型过拟合以及在复杂环境状态下检测效果不佳。因此,本文在训练算法模型时,采用HSV颜色空间转换、图像平移、图像翻转、图像缩放、Mosaic、Mixup、Paste＿in等数据增强方法对训练样本进行图像增强,从而增加目标样本多样性与丰富性,以提升算法模型的检测精度以及泛化能力和鲁棒性,使得检测模型在处理真实场景下的复杂数据表现的更好。(2)基于注意力机制和SPD-Conv模块的PCB缺陷检测方法。针对复杂线路下PCB缺陷种类多、大小形态复杂、目标缺陷区域小、缺陷特征与非缺陷特征相似,难以对其进行精确捕捉和分辨等问题,提出了基于注意力机制和SPD-Conv模块的PCB缺陷检测方法。通过对SE、CBAM、CA三种注意力机制的相关原理和结构分析,发现CA注意力机制可以更有效增强网络模型对PCB缺陷目标的关键特征提取和位置信息捕捉,于是在YOLOv7网络结构的主干网络层和Head网络层的MP模块中引入CA注意力机制。通过对SPD-Conv模块的相关原理和结构分析,发现SPD-Conv模块可以降低网络模型对细粒度信息的丢失并有效捕捉不同尺度下的目标特征,于是在YOLOv7网络结构的Head网络层输出端的REP模块前引入以检测小目标效果见长的SPD-Conv模块。然后,将所提出的改进YOLOv7算法在PCB缺陷数据集DE上进行实验。实验结果表明,改进后的YOLOv7算法检测精度m AP@0.5为98.9%,m AP@0.5:0.95提升了1.3%,达到了63.5%。最后,通过将所提出的改进YOLOv7算法与经典的目标检测算法在相同实验条件下进行对比实验,相较于YOLOv3、YOLOv3-spp、YOLOv4-csp、YOLOv5n、YOLOv5s、YOLOv5m算法,m AP@0.5分别提高了0.3%、0.6%、0.9%、3.2%、2.4%、2.4%,m AP@0.5:0.95分别提高了3.1%、5.6%、9.6%、8.3%、4.3%、1.7%。实验结果表明,本文所提出的改进YOLOv7算法对PCB小目标缺陷和复杂缺陷具有明显的检测优越性。(3)基于轻量化模型的PCB缺陷检测方法。针对YOLOv7算法模型参数量大、计算复杂程度高、容易受限于硬件平台、难以部署于嵌入式边缘设备满足实际工业应用需求等问题,提出了基于轻量化模型的PCB缺陷检测方法。通过对Mobile Net V1-V3、Ghost Net、PP-LCNet、Faster Net轻量级网络的相关原理与结构分析,发现轻量级网络模块的模型参数量小、计算复杂程度低,能够有效地轻量化算法模型。因此,通过将YOLOv7-tiny算法的主干特征提取网络分别替换为Mobile Net V3、Ghost Net、PP-LCNet、Faster Net四种轻量级网络模块开展实验。实验结果表明,将YOLOv7-tiny算法主干网络分别替换为四种轻量级网络模块较原算法在仅牺牲少许检测性能的条件下,均可起到轻量化模型的作用。但YOLOv7-tiny-PP-LCNet轻量级网络的效果更佳,在检测精度m AP@0.5为98.5%和检测速度为103.1FPS的条件下,可以将YOLOv7-tiny算法模型参数量从6.02MB减少到4.45MB,降低了26.1%;模型计算复杂程度从13.2GFLOPs减少到8.7GFLOPs,降低了34.1%。相较于原YOLOv7算法模型参数量大且计算复杂程度高,极大满足了嵌入式边缘设备的部署应用。(4)基于Py Side6的PCB缺陷检测系统的设计与实现。为满足PCB工业生产中的检测需求以及本文研究算法模型的系统化应用。在Py Charm开发平台上利用Py Side6和Qt Design