教学课程资源库 更多>>

关键词： 存内计算   非易失性   高线性度  

摘要： 人工智能设备进行机器学习时往往需要处理巨大的数据量，而传统芯片采用处理器与存储器相分离并总线通信的冯诺伊曼架构，使得数据传输所需要的延时和功耗远远大于数据处理所需要的延时和功耗。因此，存内计算提出将计算嵌入存储并采用全并行的工作方式来提升能效。其中基于非易失性存储器(non-volatilememory,NVM)的存内计算架构更适应人工智能边缘化、间歇式的工作特点，也成为实现存内计算架构的主要选择之一。而电阻式随机存储器(ResistiveRandomAccessMemory,RRAM)具有单元面积小、操作简单以及与CMOS工艺相兼容的特点，也成为了实现基于NVM的存内计算架构的主要选择之一。但传统基于RRAM的存算架构会随着乘累加数值的增加，读裕度越来越小，具有较差的线性度，因此提高基于RRAM存内计算架构的线性度也成为当前亟待解决的问题。　　在分析了传统基于RRAM存内计算架构的非线性产生因素后，本文提出一种π型连接的由晶体管-RRAM-电容组成的TRC(Transistor-RRAM-Cap,TRC)单元结构，在该单元结构基础上组成了4Kb存储阵列。该阵列不仅可以利用内部的1T1R结构以及1T1C结构像传统RRAM和DRAM一样执行存储功能;还可以结合1T1R结构在电路断电前和上电后分别进行1T1C结构的数据的备份和恢复操作，以达到1T1C存储模式下的数据非易失和减少芯片待机功耗的功能;同时为了数据备份恢复后可以准确进行数据读写，本文还提出一种奇偶识别矫正冗余电路。通过分离单元点乘和列电容共享的乘累加方式，该阵列可以执行线性度较高的单比特乘累加运算，之后利用行列时序配合与按权压缩量化，还可以执行用于卷积神经网络卷积层中的3比特的乘累加运算。　　本文对提出电路在55nm工艺下完成了相关电路的输出电压、鲁棒性、工艺器件失配、误差、线性度、阻值波动、延时与功耗等进行了仿真与分析。研究发现，完成3比特的乘累加计算需要15ns的延时，频率为66.7MHz,吞吐量可以达到38.4GOPS,能效则为2.6TOPS/W。通过将该电路与同类型典型电路进行对比，发现该结构在牺牲一定的能效后，可以达到较高的线性度，延时和吞吐量适中。

关键词： 忆阻器   神经网络   图像识别   巴甫洛夫联想记忆  

摘要： 人工神经网络是人工智能领域最热门的研究方向之一,成功地解决了各行各业许多实际的问题。随着大数据时代的到来,神经网络所需处理的数据量不断增加,基于冯?诺依曼架构的计算机很难应对日益增长的数据处理需求。而忆阻器具有非易失性、存储密度高和低功耗等独特优势,可以在神经网络中用于存储突触权值。因此,将忆阻器应用到神经网络领域,可实现存储和计算一体化的架构,为解决数据处理问题提供了一种可行方案。近年来,基于忆阻器的神经网络研究在图像识别、模拟联想记忆等方面取得了丰硕成果,引起了科研人员的广泛关注。忆阻神经网络电路在进行图像识别任务时,由于忆阻器具有阻值可切换以及低功耗的特性,使得电路在训练过程中可以调整权值,从而能够高能效地完成对多种图像的识别任务。此外,联想记忆是生物大脑中一种重要的认知功能,同样是忆阻神经网络研究与应用中的一个重要课题。因此,研究基于忆阻器的神经网络电路在图像识别和联想记忆领域中的应用具有一定的意义。本文的主要的研究内容和创新点如下:(1)对经典的1M型、2M型、4M型和5M型突触电路进行分析和对比,总结了各突触电路在权值范围、忆阻器数量、电路面积以及实现难度等方面的优缺点,为设计新型忆阻突触电路提供了基础。(2)设计了一种新型忆阻突触电路,其具有控制电压和忆阻器使用数量少、权值范围广以及编程过程具有线性特性的优势。在进一步的研究中,首先基于该突触电路设计了相应的神经元电路和激活函数电路;其次,结合Widrow-Hoff算法实现了一种可识别三种字符图像的神经网络电路;最后,通过SPICE仿真验证了整体方案的正确性。(3)基于上述忆阻突触电路和忆阻器构成的数字逻辑门,设计了忆阻神经元电路和控制电路,进而实现了一种用于模拟巴甫洛夫联想记忆实验过程的忆阻神经网络电路,该电路可以准确实现巴甫洛夫联想记忆实验中学习、食物遗忘和铃声遗忘过程。SPICE仿真分析,验证了该电路的有效性和正确性。

关键词： 局部有源忆阻器   忆阻神经网路   多稳定性   哈密顿能量   间歇混沌放电  

摘要： 忆阻器具有高集成度、非线性和突触可塑性,被认为是最有希望模拟生物突触信息的电子元器件。研究表明,神经元和突触结构的改变会影响生物体的记忆特性。因此,在神经学和物理学背景下,众多学者研究如何利用忆阻器的突触可塑性将其代替神经元的突触建立忆阻神经网络模型。相比一般的神经网络系统,忆阻神经网络在动力学特性方面与生物体实际的神经系统更接近。生物体神经系统中存在丰富的放电模式,利用忆阻器模拟的忆阻神经网络能够反应特定的功能,例如周期或者混沌和簇发放电等,帮助人们更好的理解神经元动力学特性。本文主要针对忆阻神经网络展开研究,提出了新的忆阻器,将其用于神经网络中。研究构建神经网络系统的动力学特性,具体创新点和研究工作总结如下:(1)采用双曲正切忆阻器模型,结合Hopfield神经网络,构建了一个新的具有突触串扰效应的忆阻神经网络系统。将系统串扰效应分为三种情况,通过分析系统的有界性、平衡点、分岔图、李雅普诺夫指数谱、吸引域分布和相图,揭示系统在串扰效应下的动力学行为变化。通过计算平均哈密顿能量变化,从能量角度揭示了系统吸引子共存和多稳定性的现象。最后,搭建了基于仿真软件PSIM的系统模拟电路,并实验验证了系统数值仿真的正确。(2)修改提出的双曲正切忆阻器模型,构造了一个新的局部有源忆阻器模型,分析了其易失性、双稳定性和局部有源特性。采用提出的忆阻器构建了一个新的局部有源忆阻突触耦合HR神经元模型,通过分析耦合效应对系统动力学特性的影响,发现系统存在多种状态,例如周期放电、间歇混沌放电和静息状态,其中间歇混沌放电状态很好的反映了生物体神经元的实际活动变化。此外,绘制了吸引域分布图和相图,发现通过改变耦合强度,系统出现巨稳定性现象。通过哈密顿能量分析,解释了系统的动力学变化。最后通过PSIM电路实验仿真验证了数值仿真的正确。

摘要： 1. Background As one of the fundamental and core industries of modern information technology, the integrated circuit (IC) is a basic and leading industry that is closely related to overall global economic and social development. The global semiconductor industry is poised for a decade of growth and is projected to become a trillion-dollar industry by 2030 (Fig. 1 [1]).

关键词： 数字集成电路   可靠性测试   并行静态学习   图形处理器  

摘要： 测试在数字集成电路(DigitalIntegratedCircuit,DigitalIC)的开发中是必不可少的环节。可靠的测试技术可以提高测试的质量，缩短开发周期，降低开发成本和提高硬件良率。随着集成电路制造技术的不断进步和发展，集成电路的规模和内部结构的复杂度在不断增加，这增加了电路内部出现缺陷的可能性，使测试变得更加重要。但是，这也给测试带来了巨大的挑战。面对集成度越来越高的电路，传统的测试技术越来越乏力，极需结合新技术进行改良和优化。　　自动化测试向量生成(AutomaticTestPatternGeneration,ATPG)是一种测试技术,用于分析电路结构和故障模型并生成测试集，以辅助自动化测试设备检测电路缺陷。这项技术涉及不少NPC(Non-deterministicPolynomialComplete)问题，导致其性能往往不理想，或者在有限的时间内难以找到最优测试集。静态学习(StaticLearning)是一种学习算法,能够发现电路中门与门之间的隐含关系用于改善ATPG的性能和生成的测试集质量。如果ATPG能够在生成测试集的过程中多次调用静态学习算法处理不同状态的电路，那么ATPG的性能和测试集质量都能得到更有效的改善。但是，多次调用静态学习的代价是昂贵的，因为在规模达百万级别的电路上，静态学习运行一次的时间已经达到数小时甚至一天。因此，部分科研工作者正在研究如何改善静态学习算法的性能。　　在这些研究中，有一项研究基于图形处理器(GraphicsProcessingUnit,GPU)提出了二阶段混合式并行静态学习算法。该算法在活动性高的电路中获得了百倍的加速效果。然而，在活动性低的电路中，该算法的表现并未达到预期。因此，本文提出了一种基于GPU的新的二阶段并行静态学习算法。新静态学习算法通过在一个网表存储多个学习任务的信息来提高电路的活动性，使其表现优于上述基于GPU的静态学习算法。本文的主要贡献和成果归纳如下:　　(1)在部分开源电路上，使用商业ATPG工具Tessent研究了静态学习算法对ATPG运行结果的影响。　　(2)基于现存的GPU静态学习算法遇到的问题，提出了一种二阶段混合式并发并行静态学习算法。新算法提高了电路的活动性，获得了可观的性能改善。　　(3)深入分析基于GPU的静态学习算法，找出另一个影响基于GPU的静态学习算法性能的因素。

关键词： 全GaN集成   过流保护   可调钳位   两级关断  

摘要： 增强型GaN功率器件以低导通电阻、高工作频率、高击穿电压、高工作温度的特点,在追求高频和高效的功率转换领域展现出强劲的优势,已经开始广泛应用于开关电源、新能源汽车、数据中心等场景。分立式GaN功率电路由于寄生参数的存在,难以实现对GaN功率器件的高频驱动以及对过流故障的快速保护,而将功率器件与驱动、保护等逻辑电路集成在同一衬底的全GaN智能功率集成电路能够将寄生参数降到最低以实现对过流故障的高速响应,保障GaN功率器件安全、可靠地释放高频应用潜力。但智能GaN功率集成电路在高频开关时的过流保护中,存在着快速关断时间与快速关断时漏端过冲电压的矛盾问题,因此针对全GaN集成中实现高速和高可靠性的过流关断电路的研究具有重要意义。本文以P-GaN栅增强型GaN集成工艺平台中的基本电路单元为基础,以实现高频工作、高速检测、安全关断为目标,设计一种全GaN集成的过流保护电路。主要工作如下:1、研究全GaN集成中基础电路单元关于直流性能的设计策略。分析GaN基反相器在宽输出摆幅、低过渡区要求下对各器件栅宽的需求,探究沟道长度调制效应对反相器的性能影响。分析GaN基自举比较器在宽输出摆幅、宽比较范围要求下的负载调制和尾电流源调制,基于Curtice-2电流模型推导输出低电平和比较范围关于负载栅宽和尾电流源栅宽的性能模型,分别给出最优值选取方案。2、基于GaN功率器件的短路特性和GaN基础电路单元设计全GaN集成两级关断过流保护电路。设计具有独立消隐时间的漏端电压检测电路,实现对开启误触发的屏蔽和对过流故障的高速、低损检测;设计基于栅极钳位和延时软关断的两级关断电路,实现对过流GaN功率器件的快速关断并抑制电压过冲。仿真验证:可以在92ns内将栅驱动信号由6V钳位到3.98V并实现软关断,过冲电压峰值较硬关断降低37.8%。同时,针对不同等级驱动需求和复杂过流场景,所设计过流保护电路具有宽输入兼容性和对过流误开启的二次修正,以提升IC的智能化。3、基于P-GaN集成工艺平台对所提过流保护关键电路模块流片及测试。测试结果表明:保护电路最大工作频率为1MHz,延时电路能够提供90ns～114.8ns的独立消隐及延迟时间;能够在42.5ns内实现对过流故障的高速、低损检测;检测到过流故障后,能够在108ns内将栅极驱动电压由6V钳位至3.9V,且在4V～7V的驱动高电平范围内,钳位电压的波动在1.15V以内。