关键词:
LDPC码
错误平层
最小重量码字
编译码器
FPGA
摘要:
低密度校验码(LDPC,Low-Density Parity-Check Codes)是一种能逼近Shannon容量限的渐进好码,其长码性能甚至超过了Turbo码。由于低密度校验码具有译码复杂度低、错误平层低等诸多优点,它在信息可靠传输中的良好应用前景已经引起学术界和IT业界的高度重视,成为当今信道编码领域最受瞩目的研究热点之一。但是其编码的复杂度较高,在一定程度上限制了它的应用。 本文结合国家自然科学基金和Philips公司等科研项目,采用理论分析、计算机仿真和硬件实现的方法,对LDPC码的编译码原理、算法进行了研究,设计了LDPC码的硬件编译码器。主要完成的工作有以下几个方面: 针对LDPC码的ErrorFloor与汉明距离之间的关系使用C++语言实现了LDPC码最小重量码字的搜索算法,通过几个实例对算法的可行性和有效性进行了验证,为LDPC码的性能分析和ErrorFloor的确定提供了一种新的方法。 对CCSDS标准中的LDPC码的性能进行了仿真,给出来一种好的编码实现方法,降低了编码器实现时所需硬件资源;对于译码器的实现,我们使用了利于硬件实现的Normalized MSA译码算法,在消息传递过程中,我们结合了该校验矩阵特殊的并行结构优点,在信息的传递和存储时提出了一种独特的实现方案,极大地降低了所需的硬件资源。